Programowanie sterowników czasu rzeczywistego MPAR2S12004

EK1 opisuje i wyjaśnia przebieg procesu projektowania sterowników czasu rzeczywistego w układach PLD i FPGA

EK2 wymienia, wyjaśnia i opisuje sposób implementacji poszczególnych elementów architektury sterownika czasu rzeczywistego

EK3 programuje, testuje i implementuje poszczególne elementy architektury sterownika czasu rzeczywistego

EK4 programuje, testuje i implementuje całą architekturę sterownika czasu rzeczywistego

EK5 testuje wykonany moduł sterownika czasu rzeczywistego

EK6 stosuje zasady BHP

EK7 potrafi pracować indywidualnie przy tworzeniu własnego sterownika czasu rzeczywistego

Wykład: jedno kolokwium
Projekt: ocena wykonanych projektów, bieżących postępów w pracy, dyskusji i aktywności na zajęciach

Literatura podstawowa:
1. Kulesza Z., Programowanie sterowników czasu rzeczywistego w układach PLD i FPGA. Oficyna Wydawnicza Politechniki Białostockiej, Białystok 2015.
2. Pawłowski M.: Projektowanie złożonych układów cyfrowych. WKiŁ, Warszawa 2010.
3. Zwolinski M.: Projektowanie układów cyfrowych z wykorzystaniem języka VHDL. WKiŁ, Warszawa 2006.

Literatura uzupełniająca:
1. Zieliński T. P.: Cyfrowe przetwarzanie sygnałów: od teorii do zastosowań. WKiŁ, Warszawa 2009.
2. Majewski J., Zbysiński P.: Układy FPGA w przykładach. Wydawnictwo BTC, Warszawa 2007.
3. Chu P. P.: FPGA prototyping by VHDL examples. Wiley 2008.